파네시아, 美 메타와 네이처에 CXL 기반 AI 데이터센터 구조 제안

AI 인프라 링크솔루션 전문기업 파네시아가 글로벌 하이퍼스케일러 메타(Meta)와 공동으로 데이터센터 전체를 하나의 칩처럼 동작시키는 차세대 AI 데이터센터 구조를 제시했다.

관련 내용은 네이처(Nature)가 발행하는 학술지 NREE(Nature Reviews Electrical Engineering)에 초청을 받아 게재됐다.

이번 연구는 CXL(Compute Express Link) 표준을 기반으로 CPU, 가속기, 메모리를 데이터센터 전체 규모의 단일 도메인으로 통합하는 것이 핵심이다. 엔비디아의 대표 랙 스케일 시스템 GB200 NVL72와 비교할 때, 하나로 묶이는 가속기 연결 규모는 약 13배 늘고 랙을 넘어서는 접근 지연시간은 최대 10분의 1 수준인 나노초급으로 단축된다.

AI 모델이 조 단위 파라미터로 커지면서 학습 한 스텝에 수백~수천 개 가속기가 참여하고 테라바이트급 데이터를 주고받는다. 이때 전체 진행 속도는 가장 느린 가속기가 결정하기 때문에, 일부 구성요소의 응답이 늦어지면 나머지도 연산을 멈추고 기다려야 한다. 지연 편차가 커질수록 전체 작업이 언제 끝날지 예측하기 어려워진다.

파네시아와 메타 연구팀은 이 문제를 해결하기 위해 반도체 칩 내부의 설계 원리를 데이터센터 규모로 확장하는 접근을 택했다. 칩 내부에서는 CPU 코어, 가속기, 메모리 등이 짧고 균일한 통로로 연결돼 신호가 늘 일정한 시간에 오가고, 하나의 메모리 공간을 함께 쓰며 데이터의 최신 값을 하드웨어가 자동으로 맞춘다. 연구팀은 이 예측 가능성을 서버와 랙을 넘어 데이터센터 전체로 확장하는 것을 목표로 삼았다.

제시된 구조는 세 단계로 구성된다. 먼저 여러 부품이 하나의 메모리 공간을 공유하며 최신 데이터를 자동으로 맞춰주는 캐시 일관성 관리 기능을 표준으로 지원하는 CXL을 기반으로 삼았다. CXL은 CPU와 가속기에 더해 메모리까지 같은 연결 안에 넣고 이들 사이의 캐시 일관성을 표준 차원에서 맞춰준다.

다음으로 속도 편차를 없애는 전용 하드웨어 3종을 더했다. 한 번에 많은 장치를 연결해 경로를 줄이는 고성능 패브릭 스위치, 장치 간 연결 지점에서 반복 처리를 전담해 항상 일정한 시간 안에 끝나도록 하는 링크 가속 유닛(LAU), 요청 처리 순서를 시스템 전체에 동일하게 적용하는 패브릭 컨트롤러가 여기에 해당한다.

마지막으로 이 부품들을 칩과 같은 원리로 배치했다. 칩이 회로 블록을 ‘타일’로 묶어 반복 배치하듯, CPU·가속기·메모리·스위치를 종류별로 묶은 ‘트레이(tray)’, 이를 묶은 ‘포드(pod)’, 여러 포드를 잇는 ‘패브릭(fabric)’이라는 계층 구조로 규칙적으로 배치해 어디서든 비슷한 속도로 통신이 이뤄지도록 했다.

논문은 이 구조의 효과를 가늠하기 위해 CPU 1개가 가속기 2개를 관리하는 일반적인 랙 스케일 구성을 기준으로 비교했다. 그 결과 CPU 1개가 관리하는 가속기 수는 8배(2개→16개)로 늘고, 하나로 묶이는 연결 도메인은 참조 구성 대비 최대 13배(가속기 최대 960개)로 커진다. 원래 랙 내부를 벗어나 네트워크를 거쳐야 했던 접근은 고정된 경로를 통해 마이크로초급에서 수백 나노초급으로 최대 10분의 1까지 단축된 지연시간으로 처리된다. 장애 발생 시 교체 단위 역시 서버 전체에서 부품 하나로 좁아진다.

이번 연구가 실린 NREE의 리뷰 논문은 학술지가 해당 분야를 이끄는 소수의 연구자나 기관을 직접 선정해 집필을 요청하는 초청 방식으로만 게재된다. 네이처가 이번 CXL 데이터센터 분야의 저자로 파네시아를 직접 선정했다는 것은, 파네시아의 기술력이 이 분야를 대표할 만한 수준으로 인정받았다는 의미로 해석된다. 파네시아는 이 초청을 받아 전 세계 반도체 스타트업 중 처음으로 NREE 리뷰 논문 집필을 주도했으며, 이 논문은 NREE가 CXL 기술과 AI DC 구조를 다룬 첫 리뷰이기도 하다.

정명수 파네시아 대표는 “AI가 거대해질수록 개별 가속기의 성능만큼 수많은 가속기와 메모리를 얼마나 빠르고 효율적으로 연결하느냐가 중요하다”며 “이번 연구는 CXL을 기반으로 데이터센터 전체를 하나의 컴퓨팅 시스템처럼 동작시키는 차세대 AI 인프라의 방향을 제시했다는 데 의미가 있다”고 말했다.

파네시아는 이번 구조를 실현하는 데 필요한 핵심 부품을 이미 실리콘으로 구현하고 실증 검증까지 마쳤으며, 상용 공급을 위한 준비를 진행하고 있다. 패브릭 컨트롤러(CXL/PCIe 콤보 컨트롤러)와 LAU 제품은 실리콘 검증을 마쳤고, 패브릭 스위치는 실물 실리콘 칩으로 제작을 완료해 사전 배포 칩을 제공하고 있다.

논문은 여러 AI 작업이 동시에 돌아가는 환경에서 서로 다른 사용자의 데이터가 의도치 않게 섞이거나 노출될 위험을 막기 위해, 사용자별로 접근 범위를 명확히 나누고 하드웨어 차원에서 허용된 사용자만 접근할 수 있도록 제한하는 방법, 그리고 데이터를 암호화해 주고받는 방법까지 함께 다루고 있다.

한편 전기 신호는 멀리 갈수록 약해진다는 물리적 한계가 있다. 최신 규격(128 GT/s 전송 속도) 기준으로 신호를 중간에 두 번 증폭해도, 신호가 안정적으로 도달할 수 있는 거리는 약 7미터, 랙 6~7개 정도에 그친다. 연구팀은 이 한계를 넘어 스케일업 도메인을 데이터센터 전체로 넓히기 위한 다음 단계로, 나머지 설계는 그대로 두고 신호만 전기 대신 빛으로 주고받는 방식(CXL-over-Optics)을 제시했다. 파네시아는 이 방식 또한 실물로 구현해 PoC 검증까지 마친 상태다.