AI 코히어런트 DSP 셀레로, 2.75억달러 시리즈C 유치

AI가 컴퓨팅의 규모 자체를 바꿔놓았다. 오늘날 프런티어 모델을 학습·서빙하려면 랙과 로우, 심지어 건물 전체에 흩어진 수천 개의 GPU·XPU를 하나의 동기화된 두뇌처럼 묶어야 한다. 이 규모에서는 네트워킹이 곧 병목이다. 더 빠른 연산 칩을 만드는 것만으로는 부족하고, 수천~수백만 개 칩 사이에 막대한 데이터를 지연 없이, 거의 완벽하게 조율해 옮겨야 한다.

이 데이터를 실제로 실어 나르는 건 광섬유이고, GPU·XPU가 내보내는 전기 신호를 빛으로, 도착지에서 다시 전기 신호로 바꿔주는 부품이 광트랜시버 안의 ‘디지털신호처리칩(DSP)’이다. 지금 데이터센터가 주로 쓰는 방식은 두 가지인데, 둘 다 흠이 있다. 하나는 ‘PAM4’로, 빛의 밝기만 몇 단계로 나눠 신호를 표현하는 비교적 단순한 방식이다. 값싸고 만들기는 쉽지만, 전송 속도와 거리를 늘릴수록 신호가 흐트러지고 잡음이 커져 한계에 부딪힌다. 다른 하나는 ‘코히어런트(coherent)’ 방식으로, 빛의 밝기뿐 아니라 위상·편광까지 함께 조절해 훨씬 많은 정보를 하나의 신호에 실어 보낼 수 있다. 원래 대양을 가로지르는 해저 케이블처럼 수백~수천km를 가야 하는 통신망용으로 개발된 기술이라, 신호가 그만큼 멀리 가도 처음 정보를 정확히 복원할 수 있도록 설계돼 있다. 문제는 이 정교함이 데이터센터에는 과하다는 점이다. 데이터센터 안이나 인근 시설 사이의 연결 거리는 길어야 수십km인데, 수천km용으로 만든 장비를 그대로 가져다 쓰면 회로가 복잡해지고 전력을 많이 먹으며 가격도 비싸진다.

이 틈을 정조준한 반도체 스타트업이 대형 후속 투자를 유치했다. 셀레로 커뮤니케이션즈(Celero Communications)는 코히어런트 방식의 장거리·고용량 강점은 그대로 살리면서, 데이터센터 거리에 맞게 회로를 단순화해 전력과 비용을 크게 낮춘 ‘AI 데이터센터 전용 코히어런트 DSP’를 만든다. 2024년 설립된 셀레로는 캘리포니아 어바인에 본사를 두고 캐나다·아르헨티나에 설계센터를 운영한다.

셀레로는 최근 업계 최초로 2나노미터(TSMC 공정 기준) 코히어런트 DSP 실리콘 검증을 마쳤다고 밝혔다. 디지털 신호처리 회로와 아날로그 회로를 결합한 이 아키텍처는 기존 PAM4보다 링크 하나에 더 많은 데이터를 실으면서, 레거시 코히어런트보다 적은 전력을 쓴다는 게 회사 설명이다. 로드맵은 1.6T에서 3.2T 이상으로 확장되며, 랙 안 칩 간 연결(스케일업)부터 데이터센터 건물 간 연결(스케일어크로스)까지 아우른다.

셀레로는 나리만 유세피(Nariman Yousefi) CEO와 오스카 아가찌(Oscar Agazzi) CTO가 공동 창업했다. 유세피는 브로드컴(Broadcom)을 거쳐 DSP 스타트업 클라리파이(ClariPhy) CEO를 지냈고, 이후 인파이(Inphi)와 마벨(Marvell)에서 코히어런트 DSP 사업을 이끌었다. 아가찌는 클라리파이·인파이·마벨에서 CTO·SVP를 역임한 업계 최고 수준의 DSP 설계자다. 두 사람은 마벨·인파이·브로드컴 출신 엔지니어를 대거 영입해 100명 규모의 팀을 꾸렸다.

캐피털G(CapitalG)는 아트레이데스매니지먼트(Atreides Management), 발러이퀴티파트너스(Valor Equity Partners)와 함께 셀레로의 2억7,500만 달러 규모 시리즈C를 공동 주도했다고 밝혔다. 기존 투자자인 서터힐벤처스(Sutter Hill Ventures)와 매버릭실리콘(Maverick Silicon)도 후속 투자에 나섰다. 이번 라운드로 아트레이데스매니지먼트의 개빈 베이커(Gavin Baker) 매니징파트너 겸 최고투자책임자(CIO)가 셀레로 이사회에 합류한다. 외신에 따르면 이번 라운드로 셀레로의 누적 조달액은 4억1,500만 달러, 기업가치는 30억 달러를 웃도는 것으로 알려졌다.

캐피털G는 지난해 11월 셀레로의 1억 달러 규모 시리즈B를 주도한 데 이어 1년도 안 돼 시리즈C를 공동 주도하게 됐다며, 그 사이 셀레로의 기술과 회사가 서비스하는 시장 모두 유례없는 속도로 발전했다고 밝혔다. 시리즈B 이후 셀레로가 업계 최초 2나노 코히어런트 DSP 실리콘을 테이프아웃했고, 지금 회사 앞에 놓인 기회는 1년 전보다 몇 배는 커졌다는 설명이다. 유세피 CEO는 “AI 인프라는 기존 광인터커넥트 아키텍처의 한계를 빠르게 뛰어넘고 있다”며 “2나노 실리콘 검증은 코히어런트 기술이 차세대 AI 네트워크에 필요한 대역폭 밀도·전력 효율·확장성을 갖췄음을 보여준다”고 말했다.

경쟁 구도: 코히어런트 DSP·광인터커넥트 전장

코히어런트 DSP 시장에서 가장 큰 벤치마크는 마벨(Marvell)이다. 지난 3월 1.6T ZR/ZR+용 2나노 DSP ‘일렉트라(Electra)’와 800G ZR/ZR+용 ‘리브라(Libra)’를 내놓으며 데이터센터 간 연결(스케일어크로스)에 집중하는 로드맵을 제시했다. 브로드컴(Broadcom)도 3nm 공정의 광DSP ‘타우러스(Taurus BCM83640)’로 1.6T 트랜시버 시장을 겨냥하고 있다. 두 회사 모두 이미 양산·샘플링 단계에 진입해 있어, 실리콘 검증만 마친 셀레로가 넘어야 할 실질적 벤치마크다.

인접 영역인 광인터커넥트 스타트업 중에서는 에이어랩스(Ayar Labs)가 가장 몸집이 크다. 칩 패키지 안에 광학 입출력을 직접 넣는 ‘코패키지드 옵틱스(CPO)’ 방식으로 5억 달러를 유치해 기업가치 37.5억 달러를 인정받았고, 엔비디아·AMD 등이 투자자로 참여했다. 셀레스티얼 AI(Celestial AI)는 ‘포토닉 패브릭’을 앞세워 2억5,000만 달러를 유치한 뒤 마벨에 인수됐다. 프로그래머블 코히어런트 DSP를 만드는 리타임(Retym)도 1억8,000만 달러 이상을 조달하며 같은 시장을 노리고 있다. 이들 중 다수가 CPO·포토닉 패브릭 등 서로 다른 접근을 취하는 가운데, 셀레로는 코히어런트 DSP 자체의 성능·전력 효율을 2나노 공정으로 끌어올리는 정공법을 택했다는 점이 차별점이다. AI 인프라 경쟁 지형 전반에 대한 자세한 내용은 AI 인프라 지형도 2026을 참고하시길.